

What's fun in EE

臺大電機系科普系列

漫談積體電路（IC）設計

關志達／臺大電機工程系教授

一、前言

2012 倫敦奧運剛剛結束，倫敦市是最大的贏家。這個古老的城市，因為奧運而重新規劃，注入了新的生機。倫敦市政府為了圓滿達成舉辦奧運的任務，從滿足各種競賽項目的需求，到妥善安置每一位參賽選手，並且迅速精確的運送所有人員和物資，務必讓每一個環節都順利銜接，千頭萬緒要面面俱到。最重要的，還要謹慎控制預算，節約資源，展現品味，讓全世界都買單。這一切的需求和限制，在規畫初期就必須全盤考量，才能將整座城市建設成最佳狀態，圓滿達成任務。

積體電路（IC）設計的工作和規劃城市相當類似。如果我們把一顆積體電路（晶片）想成一座具體而微的城市，定位目標已經很明確（舉辦奧運），積體電路設計工程師就一定要使命必達，完成任務。其實，我們可以不計成本以最高規格處理，也可以低調簡約務實辦事。市場上百家爭鳴，功能類似的晶片很多，價廉物美永遠是首選，我們該要如何動用最少的資源（設計與製造成本 / 功率消耗），產生最大的成果（速度 / 效能）呢？

首先，我們要保證晶片能正確無誤的執行任務，所以第一步就要把正確的資料在正確的時間送到正確的位置。正如奧運中在開賽之前，一定要把選手和裁判及時送往比賽場地，確定比賽可以如期展開；IC 內部的資料運算必須完整精確，正如比賽場內的競技活動程序必須公正完善；產生的結果或供下一階段使用（晉級複賽或決賽），或直接輸出晶片（產生冠軍），這個過程決定一顆積體電路的功能需求是否可達到原先設定的規格。

接著，除了功能正確以外，我們還要求效率與速度，希望它跑得又快又省（電），才能贏得市場的青睞。這就是積體電路設計工程師的挑戰了，工程師們必須在有限的空間 / 時間 / 電源之下，設計出一顆以最經濟的方式達成目標的晶片。想

想看，如果在奧運比賽中，我們讓選手們就住在比賽場館中，當然可以節省通勤的時間和花費，而且萬無一失。可是這一定不是最經濟的方式（我們沒有那麼多很貴的體育館！）；所以我們動用其他的空間來設置資料儲存區（選手村），再靠著資料匯流排（data bus）來運輸資料至運算單元（以通勤 Bus 載運選手到比賽場館），這樣會比較經濟一些。不過這麼一來，我們又要冒一些可能出錯的風險（選手會不會遲到或搭錯車？），多耗能源製造污染（各位的電腦都需要散熱吧？）。總之，IC 內部各種不同功能單元的配置方式決定了 IC 的效率與速度，工程師在設計 IC 之初必須全盤考量所有相關的因素，確立最終目標後，方能開始設計。

當 IC 設計工程師完成所有的設計後，接下來就進入驗證階段。一如奧運需要先預演一般，我們都不希望正式上場時才發現錯誤。拜模擬軟體所賜，現在已有許多測試軟體可以幫助設計者一再演練模擬，在正式製造之前及時修正錯誤。一顆 IC 的誕生，需要投注很大的心力，每一位進行積體電路設計的設計者，在拿到自己的心血結晶成品的那一剎那，心中的喜悅與緊張恐怕不下於新手媽媽。當 IC 通電，功能正確與否瞬間揭曉，那種緊張期待的感受，不下於入學考試放榜。每當 IC 設計公司成功量產某殺手級的 IC 時，一顆受市場歡迎的 IC 可於數月內銷售幾千萬顆，帶來數百億台幣的營業額，IC 設計公司的股價往往應聲大漲。IC 設計世界的迷人之處，也就是在於只要肯努力人人都有機會成功。


二、積體電路的發展沿革

在 IC 設計的世界裡，成本與效能永遠是最重要的考量。我們都希望 IC 既小又聰明，不耗電而且多功能。請各位看看手中的手機，它越來越小，卻越來越聰明。打開來看看，裡面只有幾顆小小的晶片（圖一），就做了這麼多事，很難想像，其實在不太久以前，人們還在用大得像磚頭的車用電話來通話（圖二），而且只能打電話，並無其他如看影片、聽音樂、玩遊戲、定位等功能。



圖一 (a) 最受歡迎的智慧型行動電話

(來源：http://store.apple.com/us/browse/home/shop_iphone/family/iphone)



圖一 (b) 智慧型行動電話內的電路

(來源：<http://www.techrepublic.com/photos/cracking-open-the-apple-iphone-4/439398?tag=content;siu-container>)


IC 科技在過去六十年來的高速成長與進步滿足了人們的對於生活上各式各樣電子產品的需求。IC 產業界中知名的摩爾定律 (Moore's Law) 預測一顆 IC 中的電晶體數目會隨時間以指數方式的成長。也就是每經過一固定時間電晶體的數目就會加倍。以個人電腦中的靈魂，中央處理器 (central processing unit) 為例，英特爾 (Intel) 公司所出產的處理器自 1980 年代起至 2010 年止一直是遵循摩爾定律，每不到 24 個月處理器晶片中的電晶體數目就會倍增，如圖三所示。到




圖二 上世紀的車用電話

(來源：<http://cardco.blogspot.tw/2012/05/evolution-of-phone.html>)

2012 年時，英特爾公司威力最強大的處理器晶片已內含超過二十億顆電晶體（見圖四）。在現實生活中，IC 製造與設計工程師一直努力達到摩爾定律的預期目標。例如今日的單顆 IC 中所能儲存的資料量已從 30 年前 64k bit 增長到 64G bit，已經超越人腦的記憶容量。




圖三 三十年來英特爾處理器晶片中的電晶體數目



圖四 英特爾公司目前威力最強大的處理器晶片照片

我們的生活越來越依賴各種資訊產品，對於 IC 功能的要求也越來越高。今天各位手中的任何一台筆電，運算能力都比當年放滿一屋子的大電腦還要強大，當然價格和耗電量更是不可同日而語。當年只有政府機關或大學才能擁有的龐然大物，早已飛入尋常百姓家，成為人手一機的必備品了！如果沒有 IC 技術的進步，我們現在不可能享有智慧型手機的便利，更不用說遨遊遼闊的網路世界了。

為何 IC 產業能以如此快的速度進步呢？主要是因為 IC 製造技術的提升，每一個電晶體可以做得越來越小，所以自然每一顆晶片中也就能塞入越來越多的電晶體了，而其運算能力與資料儲存容量也就越來越強大。IC 製造技術往往是以該製造程序中所能製造出來的最小電晶體的長度來衡量。如圖五所是，IC 製程的最小電晶體長度已從數十年前的 10 微米（ 10^{-6} 公尺）縮小至目前處理器晶片所採用的 22-32 奈米（ 10^{-9} 公尺）。另外當 IC 的功能急遽成長時，IC 的尺寸並未隨之暴增，而只以每年 7% 的速度增加。每一電晶體的單位價格更是以驚人的速度下降；所以我們今天可以享受到聰明、快速、便宜又小巧的電子產品。這一切爆炸性的進步，除了 IC 設計工程師殫精竭慮的努力外，IC 晶圓製程的進步和封測技術的躍進，也都扮演著推手的角色，一起把人類推向無遠弗屆、無所不能的 IC 時代。




圖五 IC 製程的演進



三、積體電路設計的瓶頸

積體電路自問世到現在已發展超過 40 年，經歷了驚人的演化，那麼，我們的下一步將往哪裡？首先，電源會是一個很大的瓶頸。因為功能繁複的程度激增，電晶體總數與運算速度皆持續增加，因此在 2000 年以前處理器晶片的功率消耗亦是以指數成長，如此一趨勢不適當地加以抑制，則目前的處理器晶片將消耗一萬瓦以上，約等於一個四口之家於夏天時冷氣所需消耗的能源。如此大的功率輸入拇指大小的晶片內，將導致其處理器晶片的溫度上升至火箭發射時其噴嘴的溫度。即使工程師絞盡腦汁發明出各種方法來節省能源同時能增進處理器的運算能力，目前每顆處理器 IC 的耗電量仍自 1970 年代的 0.1 瓦 (W) 增加到 2012 年的約一百瓦 (W)，如圖六所示。



圖六 英特爾處理器晶片的運算速度與消耗功率及效能

另外一個積體電路發展的瓶頸就是由於整合程度越來越高，每一個 IC 的複雜度也是越來越高。就如同本文一開始提到的城市設計與規劃，IC 的設計再也不是一個人或少數三五人的小團隊就能完成。今天一顆複雜的智慧型手機中所使用的應用處理器可能需要數百位工程師在數個月甚至十數個月間不眠不休地努力方能成功推出，人們也才能買到手中又炫又價廉的智慧手機。事實上每一個複雜晶片不但有設計團隊的努力成果，更包含了不少前人的心血結晶。如一智慧手機內的應用處理器，除其嵌入式處理器的架構是由知名矽智財 (Silicon Intellectual Property) 公司提供之外，其他如音樂播放功能，影片播放功能，資料傳輸功能等等皆可能是該公司其他團隊以往的設計成果。也就是說設計團隊為了爭取時效起見會大量的重複使用已經過驗證的其他團隊的設計，而非每一個晶片都是從無到有只仰賴自身團隊來進行設計。這種合作，重複使用，分工的設計方式也使得所設計出來的晶片可以在過去數十年來遵循摩爾定律持續地提升其效能與複雜度。

積體電路的製作成本隨著製程的精進也是日益增高，由於每一個電晶體越來越小，所需要的精密度越來越高。因此無論是製造時所需要的精密設備或是用於描述各種設計所需的「光罩」的價格隨著製程的演進也是成指數的提高。在今日一家公司所設計出來的前瞻製程晶片 (如 28 奈米) 想要大量生產的話，可能就得先花上台幣數千萬甚至上億的經費。因此主流的 IC 產品必須是可以銷售出非常大的數量，如數千萬顆，方可以回收量產時所投入的成本。如此高額の經費也為想要投入主流 IC 設計產品設下了極高的進入障礙，一個小團隊靠創新的想法與極少的資金就能短期致富的可能性近年來也大幅降低。


四、積體電路的未來

系統晶片 (SoC)

現代的電子裝置也越來越倚賴 IC，相信大家都曾遇到過”東西沒壞，但內部的電子零件故障”的窘境。為提升可靠性同時也為降低製造組裝成本，未來 IC 設計的方向漸漸




走向系統晶片（System on Chip，SoC）的理念。所謂系統晶片就是為使用者的整體需求特別量身訂做一個或一組晶片，內容可能包括一般可程式處理器、特殊功能處理器、IC 內部記憶體、硬體加速單元、周邊硬體界面和內建軟體等等；簡單的說，就是這顆 IC 包含了消費者所買的電子裝置中所有的功能，可以完全獨立作業，不再需要外界其他的晶片支援或連接外部系統。例如打開家中上網用的黑盒子或音樂播放器或電子字典，發現其中電路板上只有一顆 IC。像這樣的晶片把所有裝置上的功能都整合進去，就稱為 SoC。如圖七所顯示的就是一個 SoC 的範例，此一晶片包含了作業系統，軟體，與執行所需的處理器，數位訊號處理硬體，記憶體，無線通訊所需的射頻電路，混合訊號電路，與外界溝通所需的周邊電路等等，可以說是麻雀雖小，五臟俱全。



圖七 系統晶片 SoC 範例

3D IC


由於製程演進所需要的成本越來越高，因此光依賴縮小電晶體面積來持續遵守摩爾定律的代價恐怕高到僅剩少數幾家超大型積體電路公司可以負擔的起。因此另外一種「窮人的選擇」就是朝第三度空間發展，也就是無需將更多更小的電晶體塞入固定的晶片面積，而是維持電晶體大小與晶片面積不變並分別製作完成，再將數個晶片以立體方式堆疊起來，如此亦可達成增加電晶體總數的效果。這種方式也是目前蓬勃發展中的 3D IC 技術中的一種（見圖八）。



圖八 晶片立體堆疊 (die stacking)

(來源：<http://www.soccentral.com/results.asp?EntryID=29800>)

圖八所示的技術由於利用打線的方式連結晶片間的訊號，所以所能連接的訊號總數較少，無法符合當今複雜度極高的系統晶片所需，就好像一個巨型都會城市所需的大街小巷總數是甚為驚人的。為解決此一難題，積體電路製造研發人員正積極開發矽穿孔技術 (Through-Silicon Via, TSV)。如圖九所示，此技術無需將訊號傳至各晶片邊緣然後再以打線方式連結，而是直接將金屬打穿晶片（也就是矽）以垂直方式與上一層或下一層晶片連接。如此一來單位面積所能製造的訊號連接線數將大幅增加，方能滿足複雜度極高的系統晶片之需求。



圖九 矽穿孔技術 (Through-Silicon Via, TSV)

(來源：<http://nrl.ece.ucsb.edu/news/nrl-researchers-leading-development-tsv-models-emerging-3-d-ics>)

五、結語

IC 承載著人們的夢想，也改變了人們的生活；當我們坐在家中欣賞來自倫敦的奧運轉播時，不知有多少顆 IC 正在其中穿梭忙碌。倫敦奧運已經結束，人類的體能或有極限，夢想卻永無止境，IC 的世界亦是如此。

